Буферизованная память. Registered DIMM: основные моменты

Между микросхемами памяти и системным контроллером памяти . Наличие регистров уменьшает электрическую нагрузку на контроллер и позволяет устанавливать больше модулей памяти в одном канале. Регистровая память является более дорогой из-за меньшего объема производства и наличия дополнительных микросхем. Обычно используется в системах, требующих масштабируемости и отказоустойчивости в ущерб дешевизне (например в серверах). Хотя большая часть модулей памяти для серверов является регистровой и использует ECC , существуют как регистровые модули без ECC так и модули с ECC но без регистров (UDIMM ECC).

Из-за использования регистров возникает дополнительная задержка при работе с памятью. Каждое чтение и запись буферизуются в регистре на один такт, прежде чем попадут с шины памяти в чип DRAM, поэтому регистровая память считается на один такт более медленной чем нерегистровая (UDIMM , unregistered DRAM). Для памяти SDRAM , эта задержка существенна только для первого цикла в серии запросов (burst).

Буферизации в регистровой памяти подвергаются только сигналы управления и выставления адреса.

Буферизованная память (Buffered memory ) - более старый термин для обозначения регистровой памяти.

Некоторые новые системы используют полностью буферизованную память FB-DIMM , в которой производится буферизация не только управляющих линий, но и линий данных при помощи специального контроллера AMB, расположенного на каждом модуле памяти.

Техника регистровой памяти может применяться к различным поколениям памяти, например: DDR DIMM , DDR2 DIMM , DDR3 DIMM

Примечания

Литература

Memory systems: cache, DRAM, disk; раздел 10.3.3 Registered Memory Module (DIMM)

Ссылки

Wikimedia Foundation . 2010 .

Смотреть что такое "Регистровая память" в других словарях:

регистровая память - буферизованная память (устар.) [Интент] Registered memory, also called buffered memory, is more stable than unbuffered memory. Тематики информационные технологии в целом Синонимы буферизованная память (устар.) EN buffered memoryregister… … Справочник технического переводчика

НЖМД объёмом 45 Мб 1980 х годов выпуска, и 2000 х годов выпуска Модуль оперативной памяти, вставленный в материнскую плату Компьютерная память (устройство хранения информации, запоминающее устройство) часть вычислительной машины, физическое… … Википедия

НЖМД объёмом 44 Мб 1980 х годов выпуска и CompactFlash на 2 Гб 2000 х годов выпуска … Википедия

Участок материнской платы между контроллером памяти (справа под радиатором) и разъемами для FBDIMM (слева). Установлено 2 модуля, по центру каждого модуля на правой стороне виден большой чип AMB. Пары проводников в центре … … Википедия

Адресация осуществление ссылки (обращение) к устройству или элементу данных по его адресу; установление соответствия между множеством однотипных объектов и множеством их адресов; метод идентификации местоположения объекта. Содержание … Википедия

Методы адресации в вычислительной технике способы указания на определённую ячейку (ячейки) памяти ЭВМ процессору с целью записи, чтения данных или передачи управления. Содержание 1 Задача адресации 2 Способы адресации … Википедия

Аннотация: Рассматривается принцип действия регистров как элементов электронной памяти.

Регистр - это ИМС средней степени интеграции, предназначенная для запоминания и хранения многоразрядного слова .

Регистр-защелка

Простейший регистр представляет собой параллельное соединение нескольких триггеров (рис. 8.1 ,а). УГО регистра-защелки приведена на рис. 8.1 ,б. Если регистр построен на триггерах-защелках, то его называют регистр- "защелка". Как правило, в состав ИС регистра входят буферные усилители и элементы управления, например как показано на рис. 8.2 ,а. Здесь изображена функциональная схема 8-разрядного D -регистра-защелки КР580ИР82 с тремя состояниями на выходе. Его УГО представлено на рис. 8.2 ,б.

Рис. 8.1. Четырёх-разрядный регистр-"защелка" с прямыми выходами: а - функциональная схема; б - УГО

Третьим состоянием (первые два - это логический 0 и логическая 1) называется состояние выходов ИС, при котором они отключены и от источника питания, и от общей точки. Другие названия этого состояния - состояние высокого сопротивления, высокоимпедансное состояние, Z-состояние [ , с. 61 - 63; , с. 68 - 70].

Достигается это третье состояние специальным схемным решением [ , с. 117 - 118] в выходной части логических элементов, когда выходные транзисторы логических элементов заперты и не подают на выход ни напряжения питания, ни потенциала земли (не 0 и не 1).

Регистр КР580ИР82 состоит из 8 функциональных блоков (рис. 8.2 ,а). В каждый из них входит D -триггер-защелка с записью по заднему фронту и мощный выходной вентиль на 3 состояния. STB - стробирующий вход, - разрешение передачи - сигнал, управляющий третьим состоянием: если , то происходит передача информации со входов на соответствующие выходы , если же , все выходы переводятся в третье состояние. При и ИС работает в режиме шинного формирователя - информация со входов передается на выходы в неизменном виде.

При подаче на заднего фронта сигнала происходит "защелкивание" передаваемой информации в триггерах, то есть там запоминается то, что было на момент подачи . Пока , буферный регистр будет хранить эту информацию, независимо от информации на D -входах. При подаче переднего фронта при сохранении состояние выходов будет изменяться в соответствии с изменением на соответствующих входах . Если же , то все выходные усилители переводятся в третье состояние. При этом, независимо от состояния входов, все выходы регистра переводятся в третье состояние.

Все выводы регистра могут иметь активный нулевой уровень, что отображается на УГО в виде инверсных сигналов и обозначений выводов.

Существует множество разновидностей регистров , например, сдвиговые регистры [ , глава 8], в которых триггеры соединены между собой таким образом, что передают информацию последовательно от одного триггера к другому [ , стр. 109 - 122], но мы здесь остановимся на регистре-защелке и его применении.

Регистровая память

Регистровая память - register file - это сверхоперативное запоминающее устройство (СОЗУ) - схема из нескольких регистров, предназначенная для хранения нескольких многоразрядных слов .

На рис. 8.3 показан пример реализации СОЗУ , состоящего из четырех 8-разрядных регистров (подключение RG2 и RG3 не показано, оно осуществляется аналогично). Данное СОЗУ имеет информационный объем 4x8 бит - 4 слова по 8 бит, или 4 байта. Здесь DI - data input - входная шина данных, DO - data output - выходная шина данных, WR - сигнал записи в СОЗУ, RD - сигнал чтения информации из СОЗУ, ВШД - внутренняя шина данных.

Каждый регистр имеет двухразрядный адрес, который подается на входы дешифратора. Например, крайний левый на рис. 8.3 регистр RG1 имеет адрес , следующий - (не показан на рисунке), далее - (не показан), а крайний справа регистр RG4 имеет адрес .

При наличии активного сигнала записи дешифратор в соответствии с кодом адреса выдает на один из регистров активный сигнал , по которому информация с входной шины данных DI записывается в выбранный регистр . По заднему фронту информация в этом регистре "защелкивается".

Если, например, на DI подана информация , и адрес регистра равен , тогда активный сигнал на выходе "3" дешифратора будет подан как на регистр RG4. На остальных регистрах в это время будет неактивный уровень сигнала , поэтому информация с входной шины данных будет записана в RG4, в остальных регистрах будет храниться записанная ранее информация.

При активном сигнале чтения активизируются все 8 мультиплексоров (на схеме показаны первый, второй и восьмой, остальные подключены аналогичны), поскольку на их разрешающие входы подан активный сигнал . В соответствии с поданным на дешифратор адресом , мультиплексоры коммутируют на выходную шину данных информацию с выбранного регистра. Например, , адрес регистра равен . Тогда на всех мультиплексорах будет , все они начинают выбирать информацию в соответствии с адресом . Поэтому на выходную шину DO будут поданы разряды внутренней шины с номерами 25 - с первого мультиплексора, 26 - со второго, 27 - с третьего, 28 - с четвертого, 29 - с пятого, 30 - с шестого, 31 - с седьмого и 32 - с восьмого мультиплексора. Таким образом, информация, являющаяся копией содержимого регистра RG 4 с адресом передается на выходную шину данных DO - неизменное состояние выхода мультиплексора.

Существуют микросхемы, в которых регистр объединен с входным мультиплексором, позволяющим принимать входные данные с двух и более направлений, выбираемых сигналами на адресных входах микросхемы. Объединяют регистр и с выходным демультиплексором, позволяющим передавать содержимое регистра на различные направления.

Сразу несколько регистров содержат микросхемы регистровой памяти (register memory, register file, сверхоперативная память). Входы Di регистров подключены к общей входной шине данных (data in). Вход загрузки требуемого регистра выбирается дешифратором записи на основании поступающего на его вход адреса записи (write address), т. е. кода номера загружаемого регистра. Запись данных, присутствующих на шине, происходит в момент поступления сигнала разрешения записи (write enable).

Выходы регистров мультиплексором подключаются к выходной шине (data out). Номер регистра, с которого происходит чтение, определяет код адреса чтения (read address). Выдачу данных разрешает сигнал разрешения чтения (read enable).

Поскольку дешифрация адреса записи и адреса чтения производится двумя независимыми узлами, имеющими автономные адресные входы, регистровая память может одновременно записывать число в один из регистров и читать число из другого.

Микросхемы регистровой памяти легко наращиваются по разрядности и допускают наращивание по числу регистров. Они разработаны для построения блоков регистров общего назначения (РОН) и других специализированных блоков памяти небольшого объема, предназначенных для временного хранения исходных данных и промежуточных результатов в цифровом устройстве.

По мере увеличения числа регистров памяти разработчики отказываются от независимой адресации регистров при записи и чтении. Остается лишь один комплект адресных входов и один дешифратор адреса, которые используются и при записи, и при считывании. Такую схему регистровой памятью уже не называют. По ЕСКД она обозначается RAM (random access memory, т. е. память с произвольным доступом). Используются также термины: запоминающее устройство с произвольной выборкой (ЗУПВ), оперативное запоминающее устройство (ОЗУ), оперативная память, а иногда - просто память. В микросхемах ЗУПВ ввод и вывод данных при записи и чтении могут осуществляться через одни и те же выводы корпуса за счет использования в тракте считывания элементов с тремя состояниями выхода или с открытым коллектором. Режимы работы микросхемы запись, чтение и хранение задаются комбинациями сигналов на ее входах управления. Если для ввода данных при записи и вывода их при чтении используются различные выводы корпуса (входы D i и выходы Q i), то режим хранения может быть совмещен с режимом чтения.

Микросхемы ОЗУ малой емкости часто выпускаются в составе распространенных серий. Они имеют входы адреса А j , входы данных D i ; вход режима W/R: запись или чтение; выходы данных Q i ; вход (или несколько конъюнктивных входов) разрешения Е, чаще называемый выбор кристалла ВК, выбормикросхемы ВМ или CS (chip select). Такую микросхему можно рассматривать как группу регистров, дешифратор для их выборки, цепи записи в регистры и считывания с них. Примерами подобных ИМС могут служить К155РУ2 емкостью 16х4 (16 слов по 4 разряда), К537РУ8 – 2Кх 8. Такие ОЗУ принято называть статическими. Наращивание разрядности и числа хранимых слов производится, как и в случае ПЗУ.

Микросхемы ЗУПВ большей емкости выпускают уже в составе определенных серий БИС памяти. Часто такие микросхемы имеют временную диаграмму с большим числом регламентированных интервалов, адрес может подаваться по частям, есть микросхемы, требующие регенерации хранимых данных (динамические ОЗУ - раздел 5).

Как известно, одним из самых главных требований к модулю памяти (впрочем, как и к любому другому устройству) является максимальная отказоустойчивость стабильное функционирование без сбоев и ошибок в течение как можно большего непрерывного промежутка времени. Модули памяти класса PC Registered DIMM разработаны специально для обеспечения максимальной отказоустойчивости подсистемы памяти. Кроме этого они предоставляют два отдельных режима функционирования, оптимизации доступа к микросхемам памяти и выполнения операций, речь о которых пойдет далее.

Вся последующая информация, касающаяся топологии печатной платы (PCB Printed Circuit Board), а также рекомендаций и требований по разводке PCB, является базовой и может быть применена при рассмотрении не только конкретных типов модулей памяти, а и любых периферийных устройств, работающих на больших частотах общая разница минимальна. Отличия во временных параметрах, отдельных монтируемых компонентах (типа специфических микросхем), используемых конкретных топологических схемах и геометрии сигнальных линий исключительно численные и зависят от типа устройства и схемы согласования, применяемых в данных модулях памяти.

В настоящей статье довольно подробно описаны как основные отличительные особенности модулей памяти типа Registered DIMM, так и требования к разводке сигнальных трасс на печатной плате, включая узкоспециализированную информацию о монтируемых компонентах, которая может быть полезна для более детального ознакомления со спецификацией. Кажущуюся на первый взгляд слишком специфической информацию просто необходимо дать, чтобы (по мере возможности) отпали многочисленные возникающие вопросы о нестабильности работы как модулей памяти в целом, так и вообще устройств. Важно, чтобы читатель понял сложность разработки и реализации конечных продуктов такого уровня, как описываемые далее модули Registered DIMM, что поможет сузить в некоторых случаях круг поиска либо необходимого оборудования, либо причины возможных проблем неисправности или нестабильного функционирования. Таким образом, данный материал, думается, будет интересен самым широким слоям пользователей: либо уже столкнувшимся с определенными проблемами, либо желающим разобраться (на абсолютно разном уровне) и узнать больше об описываемых ниже модулях памяти, либо для тех, кто еще не остановил свой выбор на необходимом продукте данного класса и занимается постоянным поиском.SDRAM Registered DIMM, как концепция Registered DIMM

Модули 168pin, 3.3V, 72bit ECC SDRAM Registered DIMM (в дальнейшем SDRAM Registered DIMM, поскольку схема ECC принята за своего рода стандарт де-факто в данных модулях) в отличие от обычных обычных SDRAM DIMM имеют усовершенствованный механизм функционирования, обеспечивающий их гарантированную работу на частоте 100 MГц. Сама спецификация РС100 разработана именно для производства памяти, работающей на частоте 100 MГц, и использует технологию, применяющуюся при производстве пакетно-конвейерной кэш-памяти, что дает возможность уменьшить время запроса/вывода данных на шине с 10 нс до 8 нс, т.е. даже меньше, чем длительность периода тактовой частоты 100 MГц шины (t CK =10 нс).

Технология производства модулей Registered DIMM предполагает:

высокую точность импеданса (полного сопротивления) сигнальных трасс на печатной плате
скрупулезное выполнение всех предписаний данной спецификации по отношению ко всем элементам цифрового тракта передачи данных
жесткое выполнение программы проверки "встречных" системных таймингов (временных параметров)
целостность сигнала (Signal Integrity) для поддержки 66/100 MГц коммутаций
переход на сигнальный протокол SSTL_3 (однако, в большинстве случаев используется обычная низковольтная транзисторно-транзисторная логика LVTTL)

Геометрия печатной платы Registered DIMM полностью соответствует требованиям, предъявляемым в рамках стандарта ANSI Y14.5M-1994, который сертифицирован для стандартных модулей класса Unbuffered/Buffered SDRAM DIMM.

Габаритные размеры PCB Registered DIMM
Габарит		Минимальный	Типичный	Максимальный
Длина печатной платы модуля, мм		133.22	133.37	133.52
Высота печатной платы модуля, мм			38.12	43.18
Толщина печатной платы модуля, мм		1.17	1.27	1.37
Толщина модуля, включая монтаж микросхем, мм				8.13
Высота сигнального вывода, мм		1.95	2.40	2.65
Ширина сигнального вывода, мм		0.95	1.00	1.05
Расстояние между соседними сигнальными выводами, мм			0.22
Ширина механического ключа, мм			2.00 ±0.10 mm
Примечание:	согласно ANSI Y14.5M-1994, расхождение не должно превышать ±0.13 от указанного размера

Микросхемы-регистры играют роль транзитных буферов, перераспределяя адреса, и применяются для трансляции команд с их последующей передачей в микросхему памяти с задержкой в 1 такт. Тем не менее, данное +1T пенальти обычно включается в общий цикл ожидания контроллера памяти, обслуживающего Registered DIMM, поэтому в конечном итоге не выполняется никаких фаз дополнительно вводимой задержки. Микросхема PLL значительно уменьшает нагрузку на систему синхронизации, а устройства Register на командно-адресные сигнальные линии, что в результате позволяет использовать до 36 микросхем памяти на полную физическую строку (две физические строки или полный банк). Стандартно, микросхемы SDRAM имеют параллельную схему включения, что суммарно увеличивает потребляемый ток всеми устройствами, кроме чего не имеют возможности самоуправления (отключения) командно-адресного интерфейса. Буферные регистры наоборот обладают интерфейсом отключения входов, поэтому в состоянии деактивации ток утечки отсутствует.

Полная спецификация на модули SDRAM Registered DIMM указана в документах JESD21-C-4.5.7 и JESD JC-40, и все требования, описанные в рамках этих технических документов, должны строго выполняться сторонними разработчиками. Схемотехнические модификации не запрещаются, однако требуют жесткого согласования с требованиями, определяемыми рамками стандартов в части, касающейся сигнального интерфейса для выполнения обязательной тайминговой программы поддержки коммутаций 66/100 MГц (два специфических режима функционирования модулей Registered DIMM). После введения некоторых модификаций по оптимизации нагрузок на основные линии или маршрута прохождения сигнала (трассировка), разработанная схема должна подвергнуться тщательному анализу на специальных симуляторах и пройти лабораторные проверки по обеспечению выполнения основных требований касательно целостности сигнала и дальнейшего гарантированного четкого функционирования.

Рассмотрим подробнее особенности функционирования в системе модуля. Схема синхронизации SDRAM Registered DIMM выглядит следующим образом. От внешнего системного тактового генератора (CK97/CK98 или его эквивалента) синхросигналы поступают непосредственно на микросхему ФАПЧ, имеющую петлю обратной связи (с емкостью в цепи ОС для уменьшения фазовых ошибок) для подавления возможной девиации входящего тактового сигнала. Микросхема PLL коммутирует тактовые сигналы отдельно для микросхем SDRAM и Register с умышленным перекосом в 250 пс для обеспечения поступления большего количества адресов и увеличения длительности подготовки контрольных сигналов через микросхему Register на микросхемы SDRAM. Дополнительный перекос синхросигналов на микросхемы SDRAM и Register (±50 пс) обусловлен разностью длин сигнальных трасс к данным микросхемам на PCB. Фазовое отношение между системным синхросигналом и входным тактовым сигналом ФАПЧ является системозависимым. Кроме этого, вводится умышленный перекос 2.14 нс (±0.41нс) на тактовом входе (PCLKIN) контроллеров памяти базовых логик (например, FW82443BX или FW82443GX) от системного тактового синтезатора для совместимости с сигнальным протоколом PC100 SDRAM Unbuffered DIMM, согласно JESD21C-4.5.4-R9, чтобы была возможность использования в системе "разноплановых" модулей памяти.

В отличие от SDRAM Registered DIMM, модули DDR SDRAM Registered DIMM имеют намного расширенную параметрическую сеть, основываясь на нескольких базовых топологических схемах. Эти схемы имеют разные конфигурации по размещению компонентов на печатной плате, и, как следствие, отдельные требования по разводке и топологии модулей. Условно, в пределах спецификации, базовый дизайн модуля DDR SDRAM Registered DIMM делят на восемь групп (используемые микросхемы памяти имеют 4-х банковую внутреннюю логическую организацию):

Группа A определяют самый широкий спектр модулей памяти, определяя объем 64, 128, 256, 512 и 1024 Mбайт с одним/двумя физическими банками и организацией модулей х64 и х72 (стандартные и с поддержкой ЕСС соответственно), используя 8/16 (базовый) и 9/18 (ЕСС) микросхемы. Монтируемые при этом 64, 128, 256 и 512 Мбит микросхемы памяти организации х8 пакуются в стандартный 66 lead TSOP корпус.
Группа B определяет довольно узкий спектр модулей однострочной физической конфигурации, и аналогична группе А за исключением того, что рассчитана исключительно для систем с поддержкой кода коррекции ошибки (ECC-модули) и имеет двусторонний монтаж микросхем (18 штук) с организацией х4.
Группа C и E по предлагаемому спектру аналогичны группе В, однако поддерживаемые объемы модулей 256, 512, 1024 и 2048 Mбайт говорят о более серьезном и более узком круге приложений. Модули этих групп имеют исключительно двухбанковую физическую структуру, используя 36 микросхем (монтаж высокой плотности, Stacked) с организацией х4, пакующихся в корпуса 66 lead stacked TSOP (группа C) и TSOJ (группа E).
Группа F аналогична по спектру и организации модулям группы A за исключением того, что используются только двухсторонний монтаж микросхем памяти (16/18 штук для базовой конфигурации и ЕСС соответственно) с организацией х8 (2 физических банка), и введены переключатели на полевых транзисторах (FET-switches).
Группа G зарезервирована для расширенных конфигураций.
Группы H и K полностью аналогичны C и E соответственно с той разницей, что в состав модулей введены FET-switches.

В модулях DDR SDRAM Registered DIMM используют дифференциальный протокол синхронизации дифференциальные входные синхропары CK/CK# (позитивный сигнал/негативный "двойник") точка пересечения (средняя точка, уровень опорного напряжения) которых (по фронту CK) являются опорной относительно поступления адресных и контрольных сигналов. Топология сигнальных трасс, временные протоколы и требования стандарта DDR SDRAM Registered DIMM отличаются лишь численно от общих требований Registered DIMM с упором на технологию DDR (обмен данными происходит по фронту и срезу (Both Edges) основных синхросигналов, CK#). Как и в предыдущем случае, все требования, выдвигаемые для функционирования в режиме Registered с использованием микросхем Registered и PLL, четко оговорены в рамках документа JESD JC-40. Конфигурации модулей DDR SDRAM Registered DIMM объемом 64, 128, 256, 512, 1024 и 2048 Mбайт поддерживают микросхемы памяти емкостью 64, 128, 256 и 512 Mбит организации х4/х8 (Planar Components), применяющиеся для производства планарных модулей (Planar или Unstacked DIMM), и х4 высокой плотности упаковки (High Stack Package), использующихся при реализации модулей с высокой плотностью размещения компонентов (Stacked DIMM).

Цоколевка модуля DDR SDRAM Registered DIMM полностью соответствуют стандарту DDR SDRAM DIMM с/без ECC. Ранее отсутствовавший в спецификации SDRAM Registered DIMM асинхронный LVCMOS низкоуровневый сигнал RESET# применяется для гарантированного перевода выходов микросхемы Register в активное низкое состояние по требованию. Сигналы маскирования DM, имеющие высокий активный уровень, совместно с действующими входными данными DQ имеют умышленно введенную однотактную задержку формирования после поступления команды записи. Фронт и срез сигналов DQS применяются для стробирования приема/передачи данных непосредственно по линиям DQ: в режиме передачи для считываемых данных, в режиме приема для записываемых, причем фронт и срез является командным для чтения данных, а середина строба для записи. Вывод FETEN является опциональным и используется в конфигурациях, имеющих коммутаторы на полевых транзисторах (группы F, H и K). Линии V DDSPD , V DDID и V DD Q выполняют соответственно функции питания микросхемы SPD (данный вывод должен быть изолирован от линий питания V DD и V DD Q), идентификационного флага напряжения V DD и питания линий данных. Уникальный сигнал REGE, осуществляющий переключение между двумя специфическими режимами функционирования, отсутствует в настоящем стандарте DDR SDRAM Registered DIMM, что говорит о функционировании исключительно в режиме Registered.

Основные особенности модулей DDR SDRAM Registered DIMM можно охарактеризовать следующим образом:

Умышленная однотактная задержка на входах микросхем Register (One-clock Delay Registered Inputs)
Стандартная для Registered DIMM синхронизация через PLL для снижения нагрузки на линии CKE
Ввод команд происходит по каждому положительному перепаду CK
Выравнивание данных для чтения по фронту/срезу DQS, выравнивание данных для записи по центру DQS
Внутренняя конвейеризированная архитектура DDR
Двунаправленное стробирование приема/передачи данных при помощи линий DQS (Source-Synchronous Data Capture)
Исключительно четырехбанковая внутренняя архитектура микросхемы для совмещенных операций и уменьшения задержек при выполнении регенерации массива
Программируемая длина пакетов (BL=2, 4, 8, Page)
Поддержка всех режимов регенерации (автоподзаряд, авторегенерация и саморегенерация), включая максимальный цикл 15.625 m s

Идентификация модуля системой происходит, как обычно, при помощи схемы последовательного детектирования (см. пример карты программирования), оговоренной в рамках JEDEC ballot JC-42.5-5-99-102, описывающего стандарт стандарт SPD для DDR SDRAM Registered DIMM. Однако данное требование целиком опирается на основной стандарт последовательного детектирования, описываемый в упоминающемся ранее документе JESD21C-4.1-R91.

Габаритные размеры PCB DDR SDRAM Registered DIMM полностью соответствуют типоразмерам Registered DIMM, приводимым ранее. Топологическая схема предусматривает соответствие материала печатной платы требованиям UL-94V-0, задержку распространения по внутренним слоям (Soi) 2.0-2.2 нс/фут, задержку распространения по внешним слоям (Sou) 1.6-2.2 нс/фут, полное сопротивление трассы (Zo) 54-66 Ом и восьмислойную схему 4/6 mil типа S-G-P-S-S-P-G-S.

Общие требования по трассировке и расчету параметров модулей Registered DIMM сводятся к рассмотрению нескольких моментов в расчете топологии модуля и размещении связующих компонентов. Для стандартов SDRAM Registered DIMM и DDR SDRAM Registered DIMM данные требования и различия носят численный характер, поэтому конечный производитель должен учитывать настоящие рекомендации. Рассмотрим требования для DDR SDRAM Registered DIMM.

Задержка подачи управляющих синхросигналов к микросхемам памяти на модуле оптимизирована для высокоскоростных операций на уровне топологии и трассировки печатной платы. Полная задержка поступления синхросигнала складывается из времени задержки распространения от интерфейса модуля до входных выводов микросхемы PLL, времени задержки распространения по сигнальной трассе от микросхемы ФАПЧ до микросхемы SDRAM и задержки "pin-pin" на пассивных компонентах типа серий резисторов. Эта суммарная задержка рассчитывается и моделируется непосредственно производителем модуля согласно общей спецификации и требованиям к тайминговой программе конкретной сигнальной группы. Иными словами, предлагается конкретная базовая модель с точно рассчитанными параметрами (Reference Net, например, в случае DDR SDRAM Registered DIMM семь модификаций A, B, C, E, F, H и K), имеющая конкретную топологию, изменяя которую добиваются оптимизации согласования по таймингам и маршрута сигналов, однако установленные временные и нагрузочные параметры остаются постоянными.

Изначально, номинальная задержка распространения сигнала от входа PLL до входа соответствующей микросхемы принята за 0 пс. Промежуток подачи синхросигнала на вход микросхемы ФАПЧ не должен регулироваться источниками вариаций временных параметров, включающих входную емкость PLL, допустимые отклонения номиналов использующихся резисторов и емкостных характеристик выводов, а также импедансных вариаций (изменение полного сопротивления), которые могут давать эффект. Однако, реализуя эти вариации, можно изменять и контролировать задержку в промежутке ±100 пс на рассматриваемом участке.

Наиболее важный фактор, влияющий на параметры опорного синхросигнала это обеспечение четко рассчитанного промежутка поступления синхросигнала на микросхему памяти. Базовый дизайн модуля памяти предполагает заранее рассчитанную сеть параметров со стандартными задержками. Конкретный производитель конечного модуля может изменять эти параметры в пределах ранее указываемого промежутка (±100 пс) при помощи петли обратной связи в цепи микросхемы PLL, учитывая возможные "всплески". Данное значение не включается в крайний результат "погрешности" временного перекоса на PLL, возникновения фазовой ошибки и отклонения от номинала конденсатора в цепи ОС.

Все вносимые изменения в базовую модель требуют тщательной перепроверки новой модели. Моделирование позволяет непосредственно каждому производителю модуля памяти добиваться комбинированием параметров номинального 0ps отношения между входящим синхросигналом микросхем Register и микросхем памяти (синфазность). Данное условие довольно критично и его анализ позволяет рассчитывать и точно удерживать требуемые характеристики, составляющие такой параметр, как целостность сигнала (Signal Integrity) на входах микросхем памяти и Register. Например, там где "регистровые" синхросигналы не "вмещаются" в идеальное тайминговое окно (четкое совпадение соответствующих значений на конкретном участке), не менее критичные пост-регистровые тайминги необходимо корректировать для обеспечения четкого выполнения операций и гарантированного функционирования модуля, а также устранения возникновения возможных "плывущих" таймингов (рассредоточение временных параметров).

Общая маркировка модулей памяти DDR SDRAM Registered DIMM аналогична стандартным DDR SDRAM DIMM и предусматривает схему PCxxxxm-abcd-ef. Здесь хххx результирующая частота функционирования модуля памяти (200/266A/266B), m тип используемого модуля памяти (R Registered, U - Unbuffered), a задержка выдачи сигнала CAS# (CL CAS# Latency) при записи в маркировке не использует десятичную точку (например, 25 CL=2.5 нс), b задержка между сигналами RAS# и CAS# (t RCD RAS#-to-CAS# Delay Time), c - длительность перезаряда линии RAS# (t RP RAS# Precharge Time), d номер ревизии SPD, e тип используемого базового дизайна (A, B, C, E, F, H или K) f номер используемой ревизии стандарта. Например, PC200R-25330-A1.Заключение

Итак, после краткого технического экскурса становится очевидным область применения модулей Registered DIMM это, конечно же, системы с максимальной степенью отказоустойчивости (например, сервера), базирующиеся, на логических наборах, поддерживающих модули PC Registered DIMM. Например, SDRAM Registered DIMM поддерживается наборами i82440BX и i82440GX производства Intel и логиками ServerWorks ServerSet III xE производства ServerWorks, а модули DDR SDRAM Registered DIMM чипсетами AMD-760MP и AMD-760MPX. Для такого заключения есть абсолютно все основания: наличие на модуле отдельной реализации фазовой автоподстройки частоты с обратной связью (PLL) для стабилизации протокола группы синхросигналов и уменьшения нагрузки на сигнальные линии, 72bit организация модуля с кодом коррекции ошибок (ECC) для выделения и устранения возможных ошибок, наличие специализированной микросхемы страничной адресации (Registered), плюс, схемотехнически индивидуальный подход с некоторыми собственными правилами разводки и монтажа требования для «встречного» согласования по временным параметрам и минимизации влияния ЭМИ.

Необходимо заметить, что, поскольку модуль памяти Registered DIMM является довольно специфическим устройством с особенностями функционирования, далеко не каждый логический набор (чипсет) поддерживает эту разновидность модулей синхронного ДОЗУ. Производитель материнской платы, использующий такой чипсет, обязан предоставить список вендоров (конечных производителей), модули памяти которых успешно прошли тестирование на данной платформе. Поэтому для компоновки конечной системы следует подбирать модули памяти согласно предлагаемого списка производителя платформы сертифицированных модулей памяти. Справедливости ради надо также заметить, что некоторые производители материнских плат полностью исключают поддержку модулей, отличных от Registered DIMM (в такой системе обычные модули Unbuffered DIMM функционировать не будут), поэтому необходимо внимательно изучать спецификацию желаемой платформы.

Приветствую вас, мои дорогие читатели. Предметом нашей сегодняшней беседы будет регистровая память. Большинство из вас скорей всего впервые слышат этот термин, поскольку обычные пользовательские компьютеры не имеют к нему никакого отношения. А раз так, то логично предположить, что такой модуль обладает какими-то дополнительными или незаурядными возможностями.

Речь идет о разновидности оперативной памяти, и вы скажете, что неплохо было бы ее заполучить и опробовать в деле. Но давайте не будем спешить. Дочитайте статью до конца и вы, узнаете не только, что это за память, но и что с ней можно и что нельзя делать.

Для начала определимся с терминами.

Регистровая память (Registered Memory) обозначается аббревиатурой RDIMM, так как является разновидностью обычной DIMM памяти, которую мы хорошо знаем как DDR2, DDR3, DDR4.

Соответственно нерегистровую память называют, unregistered DRAM или UDIMM. Так же регистровую память именуют буферной, что справедливо в отношении принципа ее работы.

Для чего нужны регистры?

Теперь вспомним, как работает ОЗУ. Данные загружаются в нее с жесткого диска, но команды на выполнение этих действий идут из центрального процессора. А точнее из контроллера памяти, который напрямую связан с чипами оперативки. При работе обычных компьютеров (даже игровых) все процессы происходят в штатном режиме.

Но вот в серверах интенсивность обращений к оперативке намного выше, причем одновременно может обрабатываться множество невзаимосвязанных запросов. Очевидно, что при этом может быть задействовано сразу несколько микросхем ОЗУ, что приводит к повышению токовой нагрузки на контроллер и увеличивает риск выхода его из строя.

Чтобы повысить надежность системы «Оперативная память – Контроллер» между ними интегрируется регистровый модуль, в котором происходит предварительная буферизация информации при ее чтении или записи. Сам этот чип располагается непосредственно на планке оперативной памяти, которая поэтому и называется регистровой.

Как опознать RDIMM?

Выходит, у регистровой памяти отличие от обычной в дополнительной микросхеме, спросите вы? Конечно да, но не спешите заниматься подсчетом чипов.

Дело в том, регистровая память используется исключительно как серверная. А значит, в ней обязательно должна быть реализована технология ECC (error-correcting code memory), назначение которой ˗ коррекция ошибок в считываемой из ОЗУ информации. Специальный процессор, так же установленный на плашке оперативки, сверяя её с исходными данными, записанными в память, и способен при этом обнаружить несоответствие бита в одном машинном слове.

Обычно на 8 микросхем ОЗУ идет один модуль ECC и один регистровый, который, кстати, отличается меньшими размерами. Зная это, при беглом взгляде на планку памяти можно подсчитать общее количество чипов и сделать вывод о том обычная это оперативка или нет.

Чтобы не запутаться в подсчёте микросхем я все-таки предлагаю обращать внимание на маркировку, по которой вы легко определите регистровую память. Просто прочитайте, что написано в конце: если есть символы «R» или «REG» то это она.

Необычные качества регистровой памяти

Теперь поговорим об особенностях регистровой памяти. Это полезная информация, особенно для тех, кто возжелал с ее помощью апгрейдить свой ПК:

Дополнительный буферный элемент в структуре связи между ОЗУ и контроллером влияет на быстродействие памяти, ведь каждое обращение к регистрам производится потактово. А значит, на величину такта такая память будет медленнее обычной. Если сравнивать с SDRAM то задержка имеет место для начального цикла запросов.

Я уже сказал, что регистровая память предназначена исключительно для работы на серверах. Если быть более точным, то на материнских платах, созданных для них. Поэтому не пытайтесь вдулить ее на обычную материнку. Хотя, если «мать» поддерживает такую возможность (а это можно уточнить в ее паспорте), то почему бы и нет. Опять-таки, если ваш ПК выполняет функции сервера или используется для удаленной работы – такое решение добавить надежности вполне оправдано.
Главное преимущество регистровой памяти ˗ повышение эффективности работы контроллера с множеством модулей оперативной памяти. С RDIMM вы получаете масштабируемую систему, которая при соответствующей поддержке процессора может работать в трех или четырех канальном режиме. А это существенный прирост скорости считывания данных и производительности (хотя и приходится снижать рабочую частоту ОЗУ). На практике это отлично реализуется в серверных материнских платах типа SuperMicro X9DR3-LN4F+, где вы можете задействовать все 24 RAM-слота.

Планируя наращивать объем памяти для многоканального режима помните о том, что совместная работа модулей RDIMM и UDIMM не только невозможна, но и недопустима. Так что лучше сразу подобрать аналоги для существующей регистровой памяти с таким же объемом, частотой и .

Вот такая она, регистровая память.

Нравится вам это, или нет, но она не для всех. Да, она и по цене дороже, и в продаже встречается не так часто. Но главное, у нее узкая серверная специализация. Но, друзья, согласитесь, RDIMM это очень интересный объект, изучив который вы не только повысили уровень своих компьютерных знаний, но и получили дополнительную информацию о работе оперативки.

На этом я заканчиваю нашу беседу и желаю вам всем процветания и успехов.